Diseño de un display de 7 segmentos SMD, con control serie. Con este circuito se pueden apilar tantos dígitos en serie como sea necesario, porque el número de pines de control no cambian. En este circuito se utiliza el TPIC6B595 como registro de desplazamiento, y un 74HC04 (6 inversores) como ‘driver/separador’ de las señales de control: Clock, Strobe y Enable. Al utilizar un registro de desplazamiento (Shift Register), las señales de control (Clock, Strobe y Enable) son las mismas para todos los dígitos, y la línea de datos (Data) se conecta al primer dígito… encadenando la salida de datos de un dígito con el siguiente.
El diseño de este display de 7 segmentos es modular, y se pueden conectar tantos dígitos en serie como sean necesarios.
Cada dígito dispone de su propio regulador de tensión de 5V, pero sólo es necesario instalar uno para alimentar toda la serie. Las conexiones de la salida de un módulo se conectan con las de entrada del módulo siguiente, permitiendo así alimentar todos los módulos con un sólo regulador de tensión. Con el fin de evitar una carga excesiva de las señales de control (Clock, Strobe y Enable) y evitar posibles interferencias en el cableado, cada módulo dispone de un circuito que hace las funciones de ‘regenerador’ de la señal.
El circuito integrado 74HC04 dispone de 6 inversores, y se utilizan de dos en dos, con el fin de obtener el mismo nivel lógico de la entrada en la salida. El único detalle a considerar, es que la conexión de las 3 señales de control con el registro de desplazamiento (TPIC6B595) se realizan en las salidas del primer inversor. De esta forma, la CPU debería entregar las 3 señales de control: Clock, Strobe y Enable en modo invertido.
Control de brillo PWM (Pulse-Width Modulation)
El control de brillo del conjunto de módulos que conformen el display, se realiza mediante la gestión de la señal ENABLE. Modificando el ancho del impulso de una señal de frecuencia >20 Hz, con el fin de evitar el parpadeo, se puede ajustar el nivel de luminosidad del display.
En la imagen anterior se puede observar que la frecuencia de la señal PWM es de 104 Hz, y al aumentar el ancho del semiciclo positivo el brillo decrece (ver el video). Como es lógico, el brillo máximo se obtendrá si permanece habilitado el 100% del tiempo la señal ENABLE (sin impulsos). En el circuito integrado TPIC6B595 el estado ON se corresponde con un nivel bajo (cero lógico). El control de brillo PWM lo podría gestionar la propia CPU, partiendo de la información que recibiera de un sensor de luminosidad.
